[ SUM 선택신호 발생방식이용 64비트 가산기 ]

백우현 < 고려대 박사과정 >

반도체 기술의 급격한 발전으로 인해 집적도 향상은 몇년간 괄목할
성장을 이뤘다.

이러한 집적도의 향상은 시스템온칩(Pystem on thip)을 가능하게 했으며
이로인해 IC(집적회로)를 통한 대용량시스템의 구현이 기술적 추세가 되고
있다.

그러나 시스템온칩을 구현하기 위해서는 매우 많은 양의 데이터를 빠른
시간에 처리해야 하는 어려운 문제를 해결할수 있는 설계기술이 뒷받침
되어야 한다.

특히 마이크로 프로세서나 디지털필터 등에서와 같이 연산기능을
수행하는 경우 고속멀티비트 덧셈이나 곱셈등을 위한 회로설계기술에
대한 연구의 중요성이 계속 증가되는 추세이다.

본 논문에서는 기존의 덧셈 방식이 갖고 있는 문제점을 보완, 고속의
연산을 수행할수 있는 SUM선택 신호발생방식을 제안하고 이를 64비트
가산기에 적용해 설계했다.

설계된 칩을 통해 특히 병목지점의 하나인 가산기의 속도를 크게
개선함으로써 디지털연산시스템의 성능을 향상시키는데 크게 기여할수
있을 것으로 기대된다.

(한국경제신문 1996년 12월 20일자).