반도체의 저장능력을 현재보다 4천배 이상 높일 수 있는 50나노미터(㎚)트랜지스터가 국내 최초로 개발됐다.

한국과학기술원(KAIST) 전자전산학과 신형철 교수팀은 테라(TERA)급 반도체 만들 수 있는 50㎚크기의 트랜지스터를 개발했다고 7일 밝혔다.

신교수는 이 트랜지스터를 이용하면 현재 D램 분야 주력제품인 64MD램보다 4천배 이상 많은 정보를 저장할 수 있는 꿈의 반도체를 생산할 수 있다고 말했다.

50㎚는 머리카락 굵기의 2천분의 1에 해당한다.

트랜지스터는 반도체의 핵심부품으로 이것의 크기에 의해 반도체의 집적도나 성능이 좌우된다.

삼성.현대전자는 현재 1백30㎚크기의 트랜지스터를 사용하고 있으며 삼성의 64MD램 반도체에는 이 부품이 1억개 이상 장착돼 있다.

신 교수는 "미국 일본 등이 최근 50㎚ 트랜지스터를 개발했으나 그 기술로는 30㎚이하의 제품은 만들 수 없다"며 "이번에 개발된 기술을 적용하면 20㎚ 크기의 트랜지스터 생산도 가능하다"고 설명했다.

이를 위해 신교수팀은 전기적으로 형성된 반전층을 사용하는 방법을 세계최초로 적용,트랜지스터의 소오스,드레인 확장영역을 2㎚ 수준으로 얇게 만들었다.

확장영역의 두께는 트랜지스터 크기를 작게 만드는데 관건이 되는 요소다.

신 교수는 이 기술과 관련된 국제특허 1건을 삼성전자에 양도했다.

이 연구는 지난해 5월부터 삼성전자의 산학프로그램으로 출발했으며 올해 7월 과학기술부 21세기 프론티어 연구개발사업의 일환으로 발족한 테라급나노소자개발사업단에서 5억5천만원의 연구개발비를 지원받아 진행됐다.

신 교수는 "50㎚ 트랜지스터 개발로 반도체 메모리 부문 선두국가인 한국이 세계 반도체 시장에서 계속 유리한 입지를 확보할 수 있는 기반을 마련하게 됐다"고 말했다.

송대섭 기자 dssong@hankyung.com