'슈퍼 그뤠잇'… 삼성전자, 반도체 미세공정 한계 넘었다
삼성전자가 세계 최초로 개발한 10나노미터(1㎚=10억분의 1m)급 2세대(1y나노) D램 제품(사진)은 약 2년 전의 10나노급 D램 개발에 버금가는 기술 혁신으로 평가받는다. 수평으로 확장하던 낸드플래시를 수직으로 쌓아올린 것과 같은 ‘발상의 전환’으로 한계에 다다른 미세공정 기술을 혁신했다는 분석이다.

◆10나노급 양산 체제로 수익성 제고

삼성전자가 20일 양산에 성공했다고 밝힌 2세대 10나노급 8기가비트(Gb) DDR4 D램은 1세대보다 생산성이 30% 향상됐다. 1세대가 웨이퍼 한 장에 1000개의 칩을 생산했다면 2세대는 1300개를 생산할 수 있다는 의미다. 회로 간격과 칩 크기를 줄인 결과다. 그러면서 정보처리 속도는 10% 빨라졌고 소비 전력량은 15% 이상 낮아졌다.

삼성전자가 2016년 2월 세계에서 처음 양산한 1세대 10나노급 D램도 20나노 제품보다 생산성이 30% 높았다. 공정 혁신에 걸린 기간은 1세대 10나노급 개발 당시 24개월보다 3개월이나 단축됐다.

'슈퍼 그뤠잇'… 삼성전자, 반도체 미세공정 한계 넘었다
삼성전자는 이날 “일부 응용처 제품을 제외하고 전면 10나노급 D램 양산 체제로 들어갈 계획”이라고 밝혔다. 시장조사기관인 IHS마킷에 따르면 올해 삼성전자의 10나노급 D램 비중은 24.8%로 예상됐다. 나머지 75.2%는 20나노급 D램 제품이다. 삼성전자는 내년 10나노급 D램 비중을 90% 이상 끌어올릴 계획인 것으로 알려졌다. 60% 안팎으로 예상한 시장조사기관의 전망을 훌쩍 뛰어넘는 수준이다.

10나노급 D램은 기존 제품보다 크기는 작은데 성능은 탁월해 상대적으로 가격이 비싼 서버, 프리미엄 스마트폰, 슈퍼컴퓨터용 D램 등에 주로 사용될 전망이다. 최근 반도체 수급 악화 우려에도 불구하고 삼성전자 메모리사업부의 수익성은 내년 이후에도 탄탄할 것이라는 전망이다.

시장 전문가들은 “삼성전자가 10나노급 D램 비중을 끌어올린다는 전략이 경쟁사들을 긴장하게 할 것”이라며 “제조원가를 크게 낮춘 삼성전자가 후발업체들의 시장 진입을 막기 위해 공격적인 가격 정책을 내세울 수 있다”고 분석했다.

◆혁신의 비결은 발상의 전환

삼성전자는 이번 기술 혁신에 극자외선 노광장비(EUV)를 사용하지 않은 사실을 강조했다. 그동안 업계에서는 회로 간격이 10나노급으로 좁아지면 전하 간 간섭현상 등으로 대당 2500억원이 넘는 EUV가 필요하다는 게 정설이었다. 진교영 삼성전자 메모리사업부장(사장)은 “발상을 전환한 혁신적 기술 개발로 반도체 미세화 기술의 한계를 돌파했다”고 설명했다.

삼성전자가 이날 밝힌 첨단 혁신 기술은 △초고속·초절전·초소형 회로 설계 △초고감도 셀 데이터 센싱 시스템 △2세대 에어 갭(air gap) 공정 등 세 가지다. 그동안 반도체업계의 기술 개발은 반도체의 핵심 구성품인 커패시터(전하를 저장하는 장치)와 트랜지스터(전류와 전압을 조정하는 스위치) 크기를 줄이고 성능을 높이는 데 집중됐다.

삼성전자는 그러나 이번 공정에서 미세한 전압 차를 정밀하게 감지하는 센서 성능에 주목하고 새로운 방식의 셀 데이터 센싱 시스템을 개발했다. 전하를 감지하는 성능이 높아지자 더 적은 전하량을 저장할 수 있게 돼 자연스럽게 커패시터 크기를 줄일 수 있었다는 설명이다.

삼성전자 관계자는 “기계식 체중계를 전자식으로 바꾼 것과 비슷한 개념의 혁신”이라며 “D램 시장의 게임 체인저(시장의 흐름을 통째로 바꿀 수 있는 기술)가 될 수 있다”고 강조했다.

삼성전자는 또 전하 간 간섭 현상을 최소화할 수 있는 소재로 절연효과가 뛰어난 공기를 처음으로 활용했다. 커패시터에 전류를 공급하는 하수관 역할을 하는 비트라인(bit line)에 그동안 사용하던 절연체 대신 공기를 넣어 셀 집적도를 높였다.

D램 시장 세계 1위인 삼성전자가 이날 발표한 기술력은 경쟁사보다 2년 안팎 앞선 것으로 평가된다. 세계 2위인 SK하이닉스는 이달 1세대 10나노급 D램을 양산할 계획인 것으로 알려졌다. 3위인 미국 마이크론은 아직 20나노 D램 공정에 머물러 있다.

좌동욱 기자 leftking@hankyung.com