이재용, 끝내 해냈다…삼성전자 세계 최초 3나노 파운드리 양산
-
기사 스크랩
-
공유
-
댓글
-
클린뷰
-
프린트
GAA 차세대 트랜지스터 기술 상용화
독자 기술로 전력효율·성능 극대화 성공
3나노 1세대는 5나노보다 성능 개선 뚜렷
전력 45%↓ 성능 23%↑ 면적 16%↓ 향상
독자 기술로 전력효율·성능 극대화 성공
3나노 1세대는 5나노보다 성능 개선 뚜렷
전력 45%↓ 성능 23%↑ 면적 16%↓ 향상
삼성전자가 세계 최초로 GAA(Gate-All-Around) 기술을 적용한 3나노(nm, 나노미터) 파운드리(반도체 위탁생산) 공정 기반의 초도 양산을 시작했다고 30일 밝혔다.
반도체 회로 선폭을 의미하는 3나노 공정은 반도체 제조 공정 가운데 가장 앞선 기술로, 이 공정에선 파운드리 글로벌 1위 기업인 대만 TSMC보다 삼성전자가 앞섰다. 지금까지 삼성전자와 TSMC의 최선단(최소선폭) 공정은 4나노였다.
회로 선폭을 미세화할수록 반도체 소비전력이 감소하고 처리 속도가 향상되는데 삼성전자는 이번 3나노 공정에서 차세대 트랜지스터 구조인 GAA 신기술을 세계 최초로 적용하며 기술 혁신을 이뤄냈다.
GAA 기술은 공정 미세화에 따른 트랜지스터의 성능 저하를 줄이고 데이터 처리 속도와 전력 효율을 높일 수 있어 기존 핀펫(FinFET) 기술에서 한 단계 진보된 차세대 반도체 핵심 기술로 손꼽힌다.
삼성전자는 3나노 GAA 1세대 공정이 기존 5나노 핀펫 공정과 비교해 전력을 45% 절감하면서 성능은 23% 높이고, 반도체 면적을 16% 줄일 수 있다고 설명했다. 내년에 도입될 예정인 3나노 GAA 2세대 공정은 전력 50% 절감, 성능 30% 향상, 면적 35% 축소 등의 성능이 예상된다고 회사는 설명했다.
이번 3나노는 첨단 파운드리 극자외선(EUV) 공정이 적용되는 삼성전자 화성캠퍼스 S3 라인에서 생산된다. 삼성전자는 고성능 컴퓨팅(HPC, High-Performance Computing)용 시스템 반도체 양산에 3나노 공정을 우선 적용하고 향후 모바일 시스템온칩(SoC) 등으로 확대한다는 방침이다. 이번 기술 발전으로 공정이 미세화되고 반도체에 더 많은 기능과 높은 성능이 담기면서 칩의 설계와 검증에도 점점 많은 시간이 소요된다. 삼성전자는 시놉시스(Synopsys), 케이던스(Cadence) 등 SAFE(Samsung Advanced Foundry Ecosystem) 파트너들과 함께 3나노 공정 기반의 반도체 설계 인프라·서비스를 제공함으로써 고객사가 빠른 시간에 제품 완성도를 높일 수 있도록 시스템을 강화해 나갈 계획이다.
상카 크리슈나무티 시놉시스 실리콘 리얼라이제이션그룹 총괄 매니저는 "시놉시스는 삼성전자와 전략적 협력관계를 유지하고 있다"며 "삼성전자와의 GAA기반 3나노 협력은 향후 시놉시스의 디지털 디자인, 아날로그 디자인, IP 제품으로 계속 확장돼 주요 고성능 컴퓨팅 어플리케이션을 위한 차별화된 SoC를 제공할 것"이라고 말했다.
톰 베클리 케이던스 부사장 겸 총괄 매니저는 "삼성전자 3나노 GAA 기반 제품 양산을 축하한다. 케이던스는 삼성전자와 협력해 자동화된 레이아웃으로 회로 설계와 시뮬레이션에서 생산성을 높일 수 있는 서비스를 제공한다"며 "케이던스는 더 많은 테이프아웃(설계 완료) 성공을 위해 삼성전자와 협력을 계속해 나가겠다"고 강조했다.
최시영 삼성전자 파운드리사업부장(사장)은 "삼성전자는 파운드리 업계 최초로 핀펫, EUV 등 신기술을 선제적으로 도입하며 빠르게 성장해 왔고, 이번에 GAA 기술을 적용한 3나노 공정의 파운드리 서비스를 세계 최초로 제공하게 됐다"며 "앞으로도 차별화된 기술을 적극적으로 개발하고, 공정 성숙도를 빠르게 높이는 시스템을 구축해 나가겠다"고 밝혔다. 강경주 한경닷컴 기자 qurasoha@hankyung.com
반도체 회로 선폭을 의미하는 3나노 공정은 반도체 제조 공정 가운데 가장 앞선 기술로, 이 공정에선 파운드리 글로벌 1위 기업인 대만 TSMC보다 삼성전자가 앞섰다. 지금까지 삼성전자와 TSMC의 최선단(최소선폭) 공정은 4나노였다.
회로 선폭을 미세화할수록 반도체 소비전력이 감소하고 처리 속도가 향상되는데 삼성전자는 이번 3나노 공정에서 차세대 트랜지스터 구조인 GAA 신기술을 세계 최초로 적용하며 기술 혁신을 이뤄냈다.
GAA 기술은 공정 미세화에 따른 트랜지스터의 성능 저하를 줄이고 데이터 처리 속도와 전력 효율을 높일 수 있어 기존 핀펫(FinFET) 기술에서 한 단계 진보된 차세대 반도체 핵심 기술로 손꼽힌다.
삼성전자는 3나노 GAA 1세대 공정이 기존 5나노 핀펫 공정과 비교해 전력을 45% 절감하면서 성능은 23% 높이고, 반도체 면적을 16% 줄일 수 있다고 설명했다. 내년에 도입될 예정인 3나노 GAA 2세대 공정은 전력 50% 절감, 성능 30% 향상, 면적 35% 축소 등의 성능이 예상된다고 회사는 설명했다.
이번 3나노는 첨단 파운드리 극자외선(EUV) 공정이 적용되는 삼성전자 화성캠퍼스 S3 라인에서 생산된다. 삼성전자는 고성능 컴퓨팅(HPC, High-Performance Computing)용 시스템 반도체 양산에 3나노 공정을 우선 적용하고 향후 모바일 시스템온칩(SoC) 등으로 확대한다는 방침이다. 이번 기술 발전으로 공정이 미세화되고 반도체에 더 많은 기능과 높은 성능이 담기면서 칩의 설계와 검증에도 점점 많은 시간이 소요된다. 삼성전자는 시놉시스(Synopsys), 케이던스(Cadence) 등 SAFE(Samsung Advanced Foundry Ecosystem) 파트너들과 함께 3나노 공정 기반의 반도체 설계 인프라·서비스를 제공함으로써 고객사가 빠른 시간에 제품 완성도를 높일 수 있도록 시스템을 강화해 나갈 계획이다.
상카 크리슈나무티 시놉시스 실리콘 리얼라이제이션그룹 총괄 매니저는 "시놉시스는 삼성전자와 전략적 협력관계를 유지하고 있다"며 "삼성전자와의 GAA기반 3나노 협력은 향후 시놉시스의 디지털 디자인, 아날로그 디자인, IP 제품으로 계속 확장돼 주요 고성능 컴퓨팅 어플리케이션을 위한 차별화된 SoC를 제공할 것"이라고 말했다.
톰 베클리 케이던스 부사장 겸 총괄 매니저는 "삼성전자 3나노 GAA 기반 제품 양산을 축하한다. 케이던스는 삼성전자와 협력해 자동화된 레이아웃으로 회로 설계와 시뮬레이션에서 생산성을 높일 수 있는 서비스를 제공한다"며 "케이던스는 더 많은 테이프아웃(설계 완료) 성공을 위해 삼성전자와 협력을 계속해 나가겠다"고 강조했다.
최시영 삼성전자 파운드리사업부장(사장)은 "삼성전자는 파운드리 업계 최초로 핀펫, EUV 등 신기술을 선제적으로 도입하며 빠르게 성장해 왔고, 이번에 GAA 기술을 적용한 3나노 공정의 파운드리 서비스를 세계 최초로 제공하게 됐다"며 "앞으로도 차별화된 기술을 적극적으로 개발하고, 공정 성숙도를 빠르게 높이는 시스템을 구축해 나가겠다"고 밝혔다. 강경주 한경닷컴 기자 qurasoha@hankyung.com