TSMC 잡을 3나노…삼성이 한 발 빨랐다

삼성 '3나노 반도체' 첫 양산

TSMC에 '기술 초격차'로 승부
미세공정 반도체 시장서 주도권
소비전력 줄고 처리 속도 올라가
관건은 수율…안정화엔 3~4년

삼성전자 3㎚(나노미터) 반도체 양산의 주역들이 30일 경기 화성캠퍼스에서 3㎚를 상징하는 손가락 세 개를 들어보이고 있다. /삼성전자 제공

올해 초만 해도 업계에서는 대만 TSMC가 삼성전자보다 앞서 3㎚(나노미터·1㎚는 10억분의 1m) 반도체를 양산할 것이란 관측이 우세했다. TSMC가 대만 타이난에 있는 팹18에 3㎚ 공정 장비를 도입한 시점이 지난해 8월이었기 때문이다.

결과는 반대였다. 삼성전자는 30일 GAA(gate-all-around) 기술을 적용한 3㎚ 반도체 양산에 들어갔다고 발표했다. TSMC보다 한발 빠른 행보다. 기술 리더십을 증명한 삼성전자가 고객사 확보에 유리한 고지를 점했다는 평가가 나온다.

GAA 기술로 성능 확보

반도체 생산에서 미세공정이 중요한 것은 반도체 회로 폭이 좁아질수록 소자 동작이 빨라지기 때문이다. 부가 효과도 있다. 소비전력이 줄어들고 정보 처리 속도는 올라간다. 회로를 얇게 그릴수록 웨이퍼 한 장에서 더 많은 반도체를 제조할 수 있어 생산성도 올라간다.

최근엔 공정 미세화의 속도가 눈에 띄게 더뎌졌다. 회로 폭을 줄이는 기술의 난도가 만만찮아서다. 반도체는 전류 흐름을 스위치처럼 켜고 끄기를 반복하면서 작동한다. 공정이 미세해질수록 전류 제어장치도 작아진다. 제어장치가 ㎚급으로 미세해지다 보니 전류를 제대로 차단하지 못해 누설 전류가 생기는 부작용이 발생했다.

삼성전자는 누설 전류에 따른 반도체 오작동과 성능 저하를 줄이기 위해 기존 5㎚ 반도체에선 핀펫 공정을 활용했다. 삼성전자가 3㎚ 공정에 활용한 GAA 기술은 핀펫 기술에 비해 전류를 제어할 접점을 넓혔다는 점에서 차별화된다. 3㎚ GAA 1세대 공정은 기존 5㎚ 핀펫 공정과 비교해 전력은 45% 절감되고 성능은 23% 향상됐으며 면적은 16% 축소됐다. 내년에 나오는 3㎚ GAA 2세대 공정은 전력은 50% 절감되고 성능은 30% 향상되며 면적은 35% 축소될 것으로 기대된다.

이번 3㎚ 공정은 첨단 파운드리 극자외선(EUV) 장비를 쓰는 삼성전자 화성캠퍼스 S3 라인에 적용된다. 삼성전자는 고성능 컴퓨팅(HPC)용 시스템 반도체 양산에 3㎚ 공정을 우선 활용하고 모바일 반도체 등으로 확대한다는 방침이다.

최시영 삼성전자 파운드리사업부장(사장)은 “차별화된 기술을 적극 개발하고, 공정 성숙도를 빠르게 높이는 시스템을 구축해 나가겠다”고 밝혔다.

안정적인 수율 확보가 관건

삼성전자는 3㎚ 반도체 양산을 계기로 세계 1위 파운드리(반도체 수탁생산) 기업 TSMC 추격에 속도를 낼 계획이다. 파운드리 전체 시장에선 TSMC의 점유율이 삼성의 세 배 이상이지만, 10㎚ 이하 미세공정 반도체 시장에선 6 대 4로 양강 구도를 형성하고 있다. 두 회사 외에는 이렇다 할 경쟁자가 없다.

업계 관계자는 “지금은 서버 업체와 일부 모바일 업체만 미세공정 반도체를 활용하고 있지만 점차 다른 제조기업들도 이 제품을 찾게 될 것”이라며 “미세공정 반도체 시장이 커질수록 삼성전자와 TSMC의 격차가 줄어들 것”이라고 말했다. 시장조사업체 옴디아는 3㎚ 반도체의 매출이 올해부터 발생해 2024년에는 5㎚ 공정 매출을 넘어서고 2025년까지 연평균 85% 증가할 것으로 예상했다.

변수는 수율이다. 3㎚ 공정에서 안정적인 수율을 확보해야 수익성을 끌어올릴 수 있기 때문이다. 유회준 KAIST 전자공학과 교수는 “수율이 안정화되는 데까지 보통 3~4년 걸린다”며 “삼성전자가 존재감을 키우려면 이 기간을 최대한 단축해야 한다”고 말했다.

박신영/정지은 기자 nyusos@hankyung.com