세계 최대 파운드리(반도체 수탁생산) 기업 TSMC가 3나노미터(㎚·10억분의 1m)와 5㎚ 공정 제품 가격을 최대 8% 올리기 위해 준비하고 있다.

8일(현지시간) 중국시보 등 대만 매체는 소식통을 인용해 TSMC가 고객사에 3㎚, 5㎚ 제품 가격을 내년 3~8% 인상할 것을 통보했다고 전했다. 칩 가격이 너무 저렴해 충분한 수익이 나고 있지 않다는 판단에서다. 보도에 따르면 TSMC는 이 같은 가격 인상 조치로 매출총이익률(GPM)을 53% 이상으로 유지하는 것을 목표로 삼고 있는 것으로 알려졌다. 매출총이익률은 매출에서 원재료비, 생산 공장 인건비 등 매출원가를 뺀 금액이 차지하는 비중을 말한다.

TSMC의 칩 가격 인상에도 고객사가 다른 파운드리로 옮겨 갈 수 없을 것이라는 전망이 지배적이다. 파운드리업계에서 TSMC 위상이 절대적인 데다 인공지능(AI) 붐에 힘입어 세계적으로 AI 칩 수요가 급증하고 있기 때문이다. 현재 TSMC 3㎚와 5㎚ 공정의 공장 가동률은 100%인 것으로 알려졌다. 한 소식통은 “내년에도 수요가 공급을 앞지를 것”이라며 “주문이 강력해 이미 업계에선 가격 인상을 받아들일 분위기가 조성돼 있었다”고 전했다.

대만 디지타임스는 “TSMC에 고성능컴퓨팅(HPC) 칩 주문이 몰리고, 애플·퀄컴·인텔·AMD 등에서 대규모 주문이 들어오고 있다”며 “TSMC는 고객의 강력한 수요에 대응하기 위해 생산 능력을 확대하고 있다”고 보도했다. 이어 “TSMC가 이미 상당한 수익을 올리고 있으며 가격 인상은 수익성 확보에 도움이 될 것”이라고 덧붙였다.

TSMC가 개발에 박차를 가하고 있는 첨단 패키징 기술 ‘칩 온 웨이퍼 온 서브스트레이트(CoWoS)’를 적용한 제품도 가격을 인상할 가능성이 높다고 디지타임스는 전했다.

엔비디아와 AMD, 애플, 퀼컴, 미디어텍 등의 첨단 공정에 대한 강한 수요로 인해 TSMC는 ‘칩 온 웨이퍼 온 서브스트레이트’(CoWos)라는 첨단 패키징 시설 투자에 나선 상태다.

CoWoS는 칩을 쌓아 처리 능력을 높이는 동시에 공간을 절약하고 전력 소비를 줄이는 고정밀 기술이다.

임다연 기자 allopen@hankyung.com