삼성, 차세대 3나노 기술 공개…"대만 TSMC 추격 속도낸다"

美서 '파운드리 포럼' 개최
비메모리 사업 본격화

2021년부터 양산 계획

정은승 삼성전자 파운드리사업부장(사장)이 14일(현지시간) 미국 샌타클래라에서 열린 ‘삼성 파운드리 포럼 2019’에서 차세대 반도체 전략을 설명하고 있다. /삼성전자 제공

삼성전자가 3나노미터(㎚·1㎚=10억 분의 1ｍ) 단위의 반도체 파운드리(수탁생산) 초미세 공정 기술을 내년까지 개발 완료하고, 2021년부터 제품을 양산한다. 반도체 소비전력을 크게 줄이고 성능은 높이는 차세대 기술 ‘게이트 올 어라운드(GAA)’ 구조를 3나노 공정에 적용하기로 했다. 경쟁사인 대만 TSMC보다 1년가량 앞선 기술이라는 평가를 받고 있다.

3나노 공정 개발 속도

정은승 삼성전자 파운드리사업부장(사장)은 14일(현지시간) 미국 캘리포니아주 샌타클래라에서 열린 ‘삼성 파운드리 포럼 2019’에서 “최근 팹리스(반도체 설계전문업체) 고객사에 차세대 3나노 GAA 공정 설계 키트를 배포했다”고 밝혔다.

공정 설계 키트는 파운드리 회사의 제조공정에 최적화한 설계를 돕는 파일이다. 팹리스가 이를 활용하면 제품 설계 기간을 크게 단축할 수 있다.

삼성전자는 3나노 GAA 공정을 적용하면 기존 7나노 공정(핀펫)과 비교해 칩 면적을 약 45% 줄일 수 있다고 설명했다. 똑같은 크기의 웨이퍼에서 생산할 수 있는 반도체가 그만큼 늘어난다는 얘기다. 전력 효율은 약 50% 개선되고, 반도체 성능은 35%가량 향상된다는 게 회사 측 설명이다. 공정이 미세해질수록 칩 크기를 줄이고, 전력 효율을 높일 수 있는 덕분이다.

삼성전자는 3나노 GAA 공정에 독자개발한 신기술도 더했다. GAA 공정은 전류가 흐르는 통로인 ‘원통형 채널’ 전체를 둘러싸 전류의 흐름을 세밀하게 제어할 수 있는 게 장점이다. 삼성전자는 기존의 가늘고 긴 전선 형태의 채널 구조를 개선해 종이처럼 얇고 넓은 ‘나노 시트’를 쌓는 기술을 개발했다.

강호규 삼성전자 반도체연구소장(부사장)은 “신기술을 이용하면 기존 설비와 제조 기술을 그대로 활용해도 반도체 성능과 전력 효율을 높일 수 있다”고 강조했다.

“TSMC 따라잡는다”

삼성전자는 3나노 이하 초미세 공정으로 5세대(5G) 이동통신에 최적화한 모바일 기기, 인공지능(AI) 로봇, 자율주행자동차, 사물인터넷(IoT) 기기 등에 활용할 차세대 반도체 시장을 주도하겠다는 전략이다.

시장에서는 삼성전자가 파운드리업계 1위인 TSMC를 추격할 발판을 마련한 것으로 평가하고 있다. TSMC는 지난 1분기 세계 파운드리 시장에서 48.1%를 점유하며 확고한 1위 자리를 지키고 있다. 후발주자로 파운드리업계에 뛰어든 삼성전자는 올 1분기 시장점유율을 19.1%까지 끌어올렸다. 3, 4위인 미국 글로벌파운드리(8.4%)와 대만 UMC(7.2%)를 여유 있게 따돌렸다.

삼성전자는 지난달 파운드리 등 시스템 반도체에 대규모 투자 계획도 발표했다. 2030년까지 133조원을 투자해 시스템 반도체 세계 1위로 올라서겠다는 야심이다.

파운드리 전문 분석업체인 IBS의 한델 존스 최고경영자(CEO)는 “삼성전자가 3나노 GAA 기술에서 경쟁사(TSMC)보다 최소 12개월 이상 앞서 있다”고 분석했다.

클라우드 서비스도 제공

삼성전자는 이날 팹리스의 설계 편의를 돕는 ‘세이프 클라우드’ 서비스도 시작한다고 발표했다. 팹리스는 이 서비스를 통해 삼성전자와 파트너사가 제공하는 공정 설계 키트, 설계 방법론, 자동화 설계 도구 등을 이용할 수 있다. 아마존웹서비스(AWS), 마이크로소프트(MS) 등 클라우드 서비스업체는 물론 케이던스, 시놉시스 등 자동화 설계툴(EDA) 회사와 협업해 서비스를 제공한다.

삼성전자는 이날 포럼을 시작으로 오는 10월까지 중국 상하이, 서울, 일본 도쿄, 독일 뮌헨 등에서 총 다섯 차례에 걸쳐 파운드리 포럼을 이어갈 계획이다.

샌타클래라=안정락 특파원 jran@hankyung.com