이병구 네패스 회장 "반도체, 사각형으로 패키징…생산성 10배 높여"

강소기업

FOPLP 기술로 낭비없이 제작
"3년 안에 매출 1조 달성할 것"

반도체 제조는 얇은 실리콘 위에 회로를 새겨 칩을 제작하는 ‘전공정’과 제작한 칩을 기판과 금속선 등을 이용해 포장(패키징)하는 ‘후공정’으로 나뉜다. 코스닥시장 상장사 네패스는 대표적인 후공정 전문기업이다. 최근 초고성능 반도체를 0.9㎜ 두께로 패키징하면서 원형 웨이퍼(지름 300㎜)가 아닌, 정사각형 패널(가로 세로 길이 600㎜) 형태로 작업하는 ‘팬아웃 패널 레벨 패키징(FOPLP)’ 기술을 개발해 주목받고 있다.

이병구 네패스 회장(사진)은 21일 한국경제신문과 만나 “FOPLP를 통해 반도체 패키징 기술을 극한으로 밀어붙이고 있다”며 “3년 안에 매출 1조원을 달성할 것”이라고 자신했다. FOPLP는 넷 다이(웨이퍼 혹은 패널 한 장당 칩 수)를 1000개에서 1만 개로 열 배 이상 늘리는 기술이다. 원형 웨이퍼 가장자리에 낭비되는 부분이 없기 때문에 생산성도 크게 끌어올린다.

네패스는 연간 110만4000장의 웨이퍼를 처리할 능력을 갖추고 있다. 작년 매출 4184억원에 영업적자 164억원을 기록했다.

패키징 분야 기술 도약을 이끈 기업으로도 유명하다. 과거 반도체 이미지의 상징과도 같던 ‘지네 다리’ 모양 접촉 부위를 2000년대 초 없앤 게 대표적이다. 예전에는 기판 위에 칩을 올리고 구리선 등을 이용해 지네 발과 비슷한 모양의 연결부를 만든 뒤 에폭시 수지를 올려 고정했다. 반면 네패스가 패키징한 반도체는 정사각형 칩 크기와 크게 다르지 않다. 칩 바로 밑에 얇은 금속막을 입힌 뒤 레이저로 회로도를 인쇄하고 미세한 금속 돌기를 이용해 전기 신호를 주고받을 수 있게 하는 ‘웨이퍼 레벨 패키징(WLP)’ 기술을 개발한 덕을 봤다. 완성된 반도체의 두께는 0.4㎜에 불과했다. 작년에는 충북 괴산에 총 4만2962㎡ 공장 부지를 추가로 마련하고 WLP, FOPLP 등 첨단 패키징 설비를 들였다.

올해 실적은 크게 개선될 전망이다. FOPLP 설비를 가동하면서 생산능력이 60%가량 늘어났기 때문이다. 올해 매출 6060억원에 영업이익 520억원을 기록할 전망(증권업계 추산)이다.

김진원 기자 jin1@hankyung.com